服务热线
开云真人
详细介绍
设计的笔记，不过都是针对大规模生产，这种方法也需要投入大量的测试和不断地进行优化。
这篇文章更为适合小型的电路项目，能够在一定程度上帮助你设计晶体振荡器和选择正真适合的负载电容。
一般来说，拉力低的晶体振荡器需要较大的负载。每个振荡周期都必须要释放电容的能力，因此更大的负载电容意味着更高的功耗损耗。
很多微控制器的 datasheet 中都会有推荐负载电容的最大值，这样的话可以减低驱动电路中的功耗。
较小的晶体振荡器封装具有较大的 ESR ，较大的 ESR 会提供较大的临界增益（gm_crit），以此来降低增益宽=裕度。
其实很多时候性能和成本并不是强关联，如果在满足性能下，可以再一次进行选择成本相比来说较低的晶体振荡器。
通常来微控制器的 datasheet 中会提供一些关于如何抉择晶体振荡器。这些参数与临界增益由关，临界增益是微控制器电路启动晶体振荡器所需的最小增益。
有的 datasheet 还会提供一组给定频率和负载电容的晶体振荡器允许的最大的 ESR。
如果微控制器数据表提供振荡器跨导（通常以uA/V为单位）或最大临界增益，那么我们应该计算晶体的临界增益并检查微控制器是不是能够驱动它。
接下来计算增益裕度。如果增益余量大于5，则振荡器将可靠启动。更大的增益余量意味着更快的振荡器启动。
或者，一些微控制器数据表提供了最大临界增益gm_crit_max。在这种情况下，gm_crit必须小于gm_crit_max。
datasheet 中会指定了晶体的驱动电平 （DL），驱动电平绝大多数都是晶振正常工作时的最大额定功率。
如果估计值高于晶体振荡器的额定驱动电平，你可以改进估计值或者重新另外的晶体振荡器。
第一次设计晶体振荡电路的时候，先假设两个负责电容是并联的。选择了CL1=CL2=0.5*CL，但经过验证过后，这是错误的。
负载电容是晶体两端所需的电容，因此 CL1 和CL2 串联。负载电容的计算公式如下所示：
Cstray 是来自微控制器引脚和走线电容的杂散电容的累积，很多有经验的工程师建议，将这个值估计为 5pF 左右。
一些微控制器数据手册提供了更准确数据一一例如，msp430f22x2系列指定了 1pF 的杂散电容，很适合其低功耗模型。
这里希望能够通过 PCB 布局来最小化振荡器和外部信号之间的耦合，因为高频耦合会激发晶体振荡器的高次谐波，晶振是干扰外部电路的噪声源。
短走线具有低互感和电容，长走线具有高互感和电容。使晶体靠近微控制器可以缩短走线，由此减少耦合。所以走线的长度尽可能短，但不能与其他信号线、振荡器电路与高频电路隔离开
路由非振荡器信号时，高频电路要远离振荡器电路。也可优先考虑使用带有通孔的铜迹线，围绕着振荡器电路，这将减少外部信号线和振荡器之间的互感。
通常的做法是将振荡器电路下方的接地层分开，仅在一点点连接分离的接地层，就在微控制器接地旁边。这可以有效的预防来自其他信号源的返回
通过振荡器使用的接地层。上图的示例就是按照这种方法，只是没有很明显。3、晶振靠近摆放，但要尽量远离板边。
因为内部石英晶体的存在，由于外部冲击或跌落容易损坏石英晶体，从而造成晶体不振荡，在设计可靠的安装电路时要考虑晶体，靠近 CPU 芯片的位置优先放置远离板块的一面。
（圆柱晶振）外壳接地后，加一个与晶振形状相似的长方形焊盘，让晶振“平放”在这个焊盘上，并在焊盘的两个长边附近开一个孔（孔要落在焊盘上，最好用多层焊盘代替孔，两个多层焊盘要接矩形焊盘），然后用铜线或其他裸线将晶振“箍”起来，铜线的两端焊接在你开的两个孔或焊盘上。这样做才能够避免高温焊接对晶振的损坏，保证良好的接地。
管脚放置放置顺序：根据功率流向，按电容值从小到大排列，电容最小的电容值最接近电源引脚。
晶振外壳接地（如果接地影响负载电容的话，就不能接地），既可以从晶振向外辐射，也可以屏蔽外界信号对晶振的干扰。
7、不要在晶振下方布线，确保完全铺设好地线mil 范围内不要布线，以免晶振干扰其他布线、器件和层的性能。
时钟信号的走线尽量短，线宽要大一些。在布线长度与热源的距离之间找到平衡点。三、示例1∶为
这里我们最终选择 7A-8.000MAAJ-T，虽然 STM32 的引脚间距为0.5mm，但晶振的尺寸小，可放置在靠近在 STM32的位置。
16MHz 的最小电压为 3.78V，以适应安全操作，如图下所示。要驱动 16MHz 时钟，我们一定要在 3.78V 或以上，对于本设计，我们在 5V 下工作。
这里选择 9B-16.000MAAE-B 晶振。9B-16.000MAAE-B 晶振 的特性参数如下所示：
驱动电平估计值太高。但是，若选择 CL1并且表明设计的功耗是能承受的，就可以改进这个估计值。